DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 03917769

MANUFACTURING METHOD OF THIN FILM SEMICONDUCTOR DEVICE

AND DEVICE FOR

EXECUTING THIS

PUB. NO.:

04-282869 [JP 4282869 A]

PUBLISHED:

October 07, 1992 (19921007)

INVENTOR(s): AOYAMA TAKASHI

KAWACHI GENSHIROU

SUZUKI TAKAYA

APPLICANT(s): G T C KK [000000] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

03-070609 [JP 9170609]

FILED:

March 11, 1991 (19910311)

INTL CLASS:

[5] H01L-029/784; H01L-021/20; H01L-021/268; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS)

JOURNAL:

Section: E, Section No. 1323, Vol. 17, No. 89, Pg. 52,

February 22, 1993 (19930222)

ABSTRACT

PURPOSE: To anneal evenly a region of a large area and to improve uniformly the crystallizability of a film and the characteristics of a TFT by a method wherein while some or all of a plurality of pulsed laser beams are superposed on each other, the laser beams are simultaneously applied to a substrate.

CONSTITUTION: A chrome film is deposited on a glass substrate 1 and thereafter, a gate electrode 5 is formed. Then, a nitride film, which is used as a gate insulating film 6, and an amorphous silicon film 7, which is an I-type layer, are continuously deposited. Then, a peripheral circuit formation region is subjected to laser annealing. That is, five groups of excimer laser oscillators 2 and laser beam homogeneous optical systems 3, for example, are prepared. In the case a peripheral circuit on a scanning side is subjected to laser annealing, four groups of laser beams are used and an irradiation of one time is conducted setting the superposition width between the beams to 1mm. In the case the peripheral circuit on the side of a signal is subjected to laser annealing, the substrate is rotated 90 deg., five groups of laser beams are used and an irradiation of one time is conducted setting the superposition width between the beams to 1mm.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

009257732 **Image available**

WPI Acc No: 1992-385145/199247

XRAM Acc No: C92-170906 XRPX Acc No: N92-293645

Mfg. thin film semiconductor device improving FET property - by simultaneous irradiation of part of total laser beams onto substrate

superimposing them NoAbstract

Patent Assignee: GTC KK (GTCG-N)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4282869 A 19921007 JP 9170609 A 19910311 199247 B

Priority Applications (No Type Date): JP 9170609 A 19910311

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4282869 A 5 H01L-029/784

Title Terms: MANUFACTURE; THIN; FILM; SEMICONDUCTOR; DEVICE; IMPROVE;

FET; PROPERTIES; SIMULTANEOUS; IRRADIATE; PART; TOTAL; LASER; BEAM;

SUBSTRATE; SUPERIMPOSED; NOABSTRACT

Derwent Class: L03; U11

International Patent Class (Main): H01L-029/784

International Patent Class (Additional): H01L-021/20; H01L-021/268;

H01L-027/12

File Segment: CPI; EPI

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-282869

(43)公開日 平成4年(1992)10月7日


(51) Int Cl. 6		識別記号		庁内整理番号	FΙ	技術表示箇所
H01L	29/784					
	21/20			9171-4M		
	21/268		В	7738-4M		
	27/12		R	8728-4M		
				9056-4M	H01L	29/78 3 1 1 F
						審査請求 未請求 請求項の数2(全 5 頁)
(21) 出願番号		特顯平3-70609			(71)出願人	390028004
						株式会社ジーテイシー
(22)出顧日		平成3年(1991)3月11日				東京都中央区東日本橋1丁目6番5号
					(72)発明者	育山 隆
						東京都中央区東日本橋1-6-5 株式会
						社ジーテイシー内
					(72)発明者	河内 玄士朗
						東京都中央区東日本橋1-6-5 株式会
						社ジーテイシー内
					(72) 発明者	· 鈴木 誉也
						東京都中央区東日本橋1-6-5 株式会
						社ジーテイシー内
					(74)代理人	, 弁理士 志賀 正武 (外 2名)

(54) 【発明の名称】 蒋膜半導体装置の製造方法及びこれを実施するための装置


(57)【要約】

【目的】 大面積領域を均一にアニールして、膜の結晶 性ひいてはTFT特性を均一に向上させるような薄膜半 導体装置の製造方法及びこれを実施するための製造装置 を提供することを目的とする。

【構成】 複数のパルスレーザピームの一部或は全部を 重ね合わせながら、同時に基板上に照射する。



(a)



(2)

特開平4-282869

1

【特許請求の範囲】

【請求項1】 薄膜半導体装置の製造方法において、複 数のバルスレーザビームの一部あるいは全部を重ね合わ せながら、同時に基板上に照射することによって均一な 温度分布を大面積領域にわたって形成し、これによりア ニールすることを特徴とする蕁膜半導体装置の製造方

【請求項2】 複数のパルスレーザピーム発振装置と、 複数のレーザビーム均一化装置と、パルスレーザビーム 発振同期装置とを備え、複数のパルスレーザピームの一 10 部あるいは全部を重ね合わせながら同時に照射すること によって、大面積領域を均一にアニールすることを可能 とする薄膜半導体の製造装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜半導体装置の製造方 法、及びこれを実施するための装置に係り、特に、レー ザを用いて大面積領域を均一にアニールするための方 法、及びそのための装置に関する。

[0002]

【従来の技術】液晶を用いた平面ディスプレイは、大画 面化と高精細化の方向に進んでおり、一方で、このディ スプレイの低コスト化をはかるため、闽基部における薄 膜トランジスタ (以下TFTと略称する。) と同じプセ スで、表示部と同一基板上に周辺駆動回路を内蔵する試 みがなされている (IEEE Trans. Electron Dev. 36, 351 (1989)

【0003】この周辺回路は大きな電流駆動能力を必要 とするため、一般に、電界効果移動度にして約30cm ² /Vs以上の値が要求される。また、ガラス基板の歪 30 点は約600℃以下であるため、この周辺回路用TFT の形成にはレーザアニール法が用いられようとしている (IEEE Trans. Electron Dev 36, 2868 (1989)) .

【0004】レーザアニール法としては、周辺回路用下 FTの電界効果移動度を均一に向上させるために、KeCl エキシマレーザなどを用いて、パルスレーザピーム内の エネルギ分布を均一にし、このレーザピームを移動しな がら大面積領域を順次服射していく方法がある(MBKマ イクロテック XMR Excimer Systems エキシマレー ザ 応用装置カタログ)。

[0005]

【発明が解決しようとする課題】しかしながら、1つの パルスレーザビームのエネルギ分布とレーザ照射後の膜 の温度分布の時間変化を示す図4から分かるように、パ ルスピーム内のエネルギ分布をいくら均一にしても、レ ーザ照射直後の1=0における膜の温度分布は均一に近い が、時間の経過(t1, t2)とともに、レーザビームの端 部で横方向の熱拡散が生じる。図の中でSで示した領域 は膜の溶融温度まで達しないが、約800℃以上に加熱 結晶領域が生じた場合は、ここに再度レーザを照射して も、膜のレーザ光に対する吸収係数が低下しているた め、再結晶化は起こらない。従って、パルスレーザビー

ムを移動しながら照射していくと、レーザピームの中心 付近で処理された粒径が大きい領域と、レーザビームの 周辺付近で処理された粒径が小さい領域とが繰り返し生 じて膜が不均一になる。

【0006】すなわちレーザビームの中心部では膜の溶 融、結晶化が生じるようなエネルギで基板にレーザ照射 しても、レーザピームが照射された箇所の周辺領域に は、膜は加熱されるが溶融に至らない領域が存在する。

【0007】するとレーザビームが照射された箇所で は、結晶の粒径が大きく、粒界におけるキャリアのトラ ップ密度が小さくなり、最終的にはTFTの電界効果移 動度が大きくなる。他方、レーザビームが照射された箇 所の周辺領域では、膜の固相成長により微結晶が生じ る。すなわち、結晶の粒径が小さく粒界におけるキャリ アのトラップ密度が大きく、最終的にはTFTの電界効 果移動度が小さい領域ができる。

【0008】レーザビームが照射された箇所の周辺領域 で、一度微結晶領域ができると、次にレーザピームの位 置をずらしてビーム中心付近の高いエネルギを照射して も、レーザの吸収係数が小さくなっているため再結晶化 は起こらず膜の不均一な状態は解消されない。またレー ザエネルギを十分に大きくして微結晶領域を再結晶化し ようとすると、膜表面の凹凸化や膜剥がれという別の間 題が生じる。

【0009】以上説明したように、パルスレーザピーム を移動させながら繰り返し照射して、大面積領域をアニ ールしようとすると、必ず膜の結晶性、ひいてはTFT 特性に不均一が生じる。又、一台の大出力パルスレーザ を用いて大面積領域を一度にアニールしようとすると、 エネルギ密度が大きくなりすぎて、光学部品が損傷を受 け、レーザピームのエネルギ分布均一化はおろか、レー ザの発信自体が不可能になる。このような理由により、 従来は大面積領域をアニールすることはできなかった。

【0010】本発明の目的は、大面積領域を均一にアニ ールして、膜の結晶性、ひいてはTFT特性を均一に向 上できるような薄膜半導体装置の製造方法及びこれを実 40 施するための製造装置を提供することである。

[0011]

【課題を解決するための手段】請求項1の薄膜半導体装 置の製造方法は、複数のパルスレーザビームを同時に基 板上に照射することによって、膜に加わる熱の分布を広 い領域で均一にし、大面積領域を均一にアニールする方 法である。 具体的なレーザピームの位置について述べる と、(1)複数のパルスレーザピームの周辺部が重なる ようにしてこれらを同時に照射する方法(図1(a)参 用)、(2)各々のレーザビームを広げて、全領域が同 されて、固相成長により微結晶を生じる領域である。微 50 時に重なるようにして照射する方法(図 1 (b) 参照)の

(3)

特開平4-282869

.3 2 通りがある。この製造方法でアニールする領域は周辺 回路の一部であっても全体であってもよい。

【0012】請求項2の薄膜半導体の製造装置は、複数 のパルスレーザピーム発振装置と、複数のレーザピーム 均一化装置と、パルスレーザピーム発振同期装置とを備 え、複数のパルスレーザビームの一部あるいは全部を重 ね合わせながら同時に照射する装置である。

[0013]

【作用】図2は、図1(a)に示すように複数のパルスレ ーザピームを端部が重なるようにして同時に基板上に照 10 射した場合の、レーザ強度及びレーザが照射された基板 上の温度を示す。図2(b)よりビーム間の熱の横方向の 流れが生じない事が分かる。この為、広い領域で均一に 膜が溶融し広い範囲にわたり均質で粒径の大きい領域が できる。

【0014】図1(b)は、複数のパルスレーザピームの 各々を拡大した後、全領域を重ねる照射方式を示す。各 々のレーザピームのエネルギ密度は小さくなるため、単 独のビームでは膜を溶融できないが、複数のビームが重 ね合わされた後では広い領域で均一に膜を溶融できる。

【0015】なお本発明の薄膜半導体装置の製造方法及 びこれを実施するための装置は、不純物の活性化工程に 於いても利用できる。

[0016]

【実施例】 (実施例1) 本発明の実施例を図3を参照し ながら説明する。対角10インチ用ガラス基板1上にク ロム膜(2000オングストローム)をスパッ法により堆積し た後、ホトエッチ工程によりゲート電極5を形成する。 次に、プラズマCVD法により、ゲート絶縁膜6として の室化膜(3000オンク゚ストローム)、1層アモルファスシ 30 リコン膜7(300オンク゚ストローム)を連続堆積する。次 に、周辺回路形成領域をレーザアニールする。図1(a) に示すように、波長308mmのXeCIエキシマレーザ発振 機2とレーザピーム均一光学系3とを5組用意し、各々 のレーザピームの形状を40m×2m、各々のレーザエ ネルギを270mJ/cm²とする。パルス幅は約27m sである。走査側の周辺回路をレーザアニールする場合 は、1組のレーザビームを用いてビームの形状を157 m×2m(ピーム間の重ね合わせ幅1m)として、1回 の照射を行う。信号側の周辺回路をレーザアニールする 40 場合は、基板を90度回転させ、5組のレーザビームを 用いてピームの形状を196m×2m(ピーム間の重ね 合わせ幅 1 mm) として、前と同様にして1回の照射を行 う。レーザアニール終了後、プラズマCVD法により、 1層アモルファスシリコン膜8(1700オングストローム) と、リンをドープしたアモルファスシリコン膜9 (30 0 オングストローム) を連続堆積する。次に、ゲート電極5の 端子出しを行った後、クロム電極10(500オンク゚ストロー ム) とアルミニウム電極11 (4000オンク゚ストローム) をス

ソース、ドレイン領域を形成する。次に、透明電極12 であるITO膜をスパッタし、ホトエッチング工程を行 う。パシペーション膜13を3000オングストローム堆積さ せた後、ホトエッチング工程を行って1枚のガラス基板 1が完成する。一方、予め偏光板、カラーフィルター、 透明電極(ITO膜)を備えた他のガラス基板を準備し ておき、この基板と前記のガラス基板との間に液晶を注 入すると薄膜トランジスタを用いた液晶表示素子が完成

【0017】本実施例の薄膜トランジスタを用いた液晶 表示装置の製造方法においては、複数のパルスレーザビ ームの一部を重ね合わせながら、同時に基板上に照射し たので、ビーム間の熱の横方向の流れが発生せず均一な 温度分布を広い領域に渡って作り出すことができる。そ して前記の周辺回路の一部、あるいは全部の領域を前記 の均一な温度分布領域の中に入れることができる。従っ て本実施例の製造方法によれば固素部の薄膜トランジス 夕を駆動するための周辺回路の一部、あるいは全部の領 域を均一にアニールすることができる。

【0018】加えて、本実施例のTFT液晶表示案子に よれば、外付け用LSIは2個のみを必要とするにとど まり、従来の周辺回路を内蔵しない場合に比べ、外付け 用LSIの数は約1割に低減できた。

【0019】 (実施例2) 本実施例では、図1(b)に示 すようにレーザビームを拡大してその全領域を重ねて照 射を行った。

【0020】本実施例の製造方法においては、複数のパ ルスレーザピームの各々を拡大した後、全領域を重ねる 様にして同時に基板上に照射したので、各々のレーザビ ームのエネルギ密度は小さくなるため単独のビームでは 膜を溶融できないが、複数のビームが重ね合わされた状 態では広い領域で膜が溶融する温度まで加熱できた。そ して、広い範囲にわたり均質で粒径の大きい領域を形成 できた。

【0021】以上の実施例では膜の結晶化アニールを主 体に述べたが、本発明の薄膜半導体装置の製造方法及び これを実施するための装置は、活性化工程に於いても同 様に作用するため、不純物の均一活性化法に対しても同 様に適用できる。

[0022]

【発明の効果】以上説明したように請求項1の薄膜半導 体装置の製造方法は、複数のパルスレーザビームの一部 あるいは全部を重ね合わせながら、同時に基板上に照射 するので、ピーム間の熱の横方向の流れが発生せず均一 な温度分布を広い領域に渡って作り出すことができる。 従って、この製造方法によれば均一な温度分布を大面積 領域に渡って形成して広い領域で均一に膜を溶融させて アニールする事ができると共に、膜の固相成長による微 結晶の生成が避けられる。そして膜の結晶性、ひいては パッタ法により堆積する。次に、ホトエッチング工程で 50 TFT特性を均一に向上することもできる。

(4)

特別平4-282869

5

【0023】請求項2の薄膜半導体の製造差置は、複数 のパルスレーザビーム発振装置と、複数のレーザビーム 均一化装置と、パルスレーザビーム発振同期装置とを備 えているので、複数のパルスレーザピームの一部あるい は全部を重ね合わせながら同時に照射することができ る。従ってこの装置によれば、大面積領域を均一にアニ ールできる。

[0024]

【図面の簡単な説明】

【図1】基板上に複数のパルスレーザピームを重ね合わ 10 4 レーザピーム せて照射した状態を示すもので

- (a) は、端部が重なるようにパルスレーザビームを基板 上に照射したときの正面図
- (b) は、全面が重なるようにパルスレーザピームを基板 上に照射したときの正面図

【図2】複数のパルスレーザピームの端部を重ね合わせ たときのレーザ強度分布と温度分布を説明するためのも ので、

- (a) は、レーザ強度分布を示す図
- (b) は、時間変化に伴う温度分布の変化を示す図

【図3】実施例1,2で製造した半導体装置を示す断面


【図4】単パルスレーザピームを照射したときの強度と 温度変化を説明するためのもので、

- (a) は、レーザ強度分布を示す図
- (b) は、時間変化に伴う温度分布の変化を示す図 【符号の説明】
- 1 基板
- 2 レーザ発信機
- 3 均一光学系
- 5 ゲート電板
- 6 ゲート絶縁膜
- 7 1 層シリコン圏 (レーザアニール層)
- 8 1層シリコン層
- 9 リンをドープしたアモルファスシリコン層
- 10 クロム電極
- 11 アルミニウム電極
- 12 透明電板
- 13 パシペーション膜
- 20 14 パルスレーザ発振同期装置

[図1]


(a)

(6)



[図2]


(a) 300 200 E(mJ/cm²)oo ō 100 200 距離, X(mm)





(5)

特開平4-282869









20 距離,Ximm)